Conmutación

Inversor CMOS

Los circuitos inversores que emplean un único transistor (acompañado de una resistencia o de un transistor saturado, que, en el fondo, actúa como una resistencia) son poco eficientes. El motivo principal es que en el estado de conducción del transistor, que produce el estado en bajo en la salida para una entrada en alto, existe una corriente eléctrica que provoca un consumo de potencia. Es decir, el circuito gasta energía aunque no se cambie su entrada, lo cual resultaría poco eficiente para construir circuitos digitales.

Para solventar este problema surge la etapa CMOS, que corresponde a las siglas Complementary Metal-Oxide-Semiconductor. El término complementary hace referencia a que se van a emplear dos tipos de transistores, uno por conducción de electrones y otro por conducción de huecos, que actuarán de forma complementaria: es decir, cuando uno esté activo el otro estará en corte, y viceversa. La parte MOS hace referencia a que se emplearán transistores MOSFET, por lo que la etapa CMOS estará constituida por un transistor MOSFET canal n y un transistor MOSFET canal p.

En la figura se muestra un inversor CMOS. Como puede verse, los transistores se conectan de modo que sus drenadores estén en un mismo punto común, que será la salida \(V_o\), al igual que sus puertas, donde se aplica la entrada \(V_i\). La fuente del transistor canal n se conecta a tierra y la del transistor canal p a la fuente de alimentación \(V_{DD}\).

Al unirse los drenadores de los transistores y conectarse el circuito de esta manera, necesariamente debe cumplirse que la corriente en ambos MOSFET, cuando pueda fluir, sea la misma (con dirección desde la fuente de alimentación \(V_{DD}\) hasta tierra). Para que pueda haber corriente debe darse la circunstancia de que ninguno de los transistores esté en corte, por lo que es necesario examinar en primer lugar sus diferencias de potencial entre puerta y fuente. Para el transistor canal p se cumple: $$V_{GSp} = V_i -V_{DD} $$

Por su parte, para el transistor canal n se cumplirá: $$V_{GSn} = V_i - 0 = V_i $$

En cuanto a los voltajes drenador-fuente, tendremos que para el canal p y el canal n serán: $$V_{DSp} = V_o - V_{DD}$$ $$V_{DSn} = V_o - 0 = V_o $$

Los dos transistores son de realce o normally off, es decir, no conducen cuando su voltaje de puerta es nulo, siendo necesario aplicar un voltaje positivo para el canal n y negativo para el canal p. Considerando que los voltajes umbrales son \(V_{Tn}\) y \(V_{Tp}\), el primero positivo y el segundo negativo, tendremos que el transistor canal n estará en corte si se cumple: $$V_{GSn} < V_{Tn} \Rightarrow V_i < V_{Tn}$$ Mientras que el transistor canal p estará en corte cuando: $$V_{GSp} > V_{Tp} \Rightarrow V_i - V_{DD} > V_{Tp} \Rightarrow V_i > V_{DD} + V_{Tp} = V_{DD} - |V_{Tp}|$$ Es decir, para un voltaje de entrada bajo el transistor canal n está en corte, mientras que para un voltaje alto es el transistor canal p el que está cortado.

En el gráfico interactivo se muestran las curvas I-V para los transistores canal n (en azul) y canal p (en rojo). En el eje horizontal se muestra el voltaje de salida (voltaje drenador-fuente del transistor canal n). El punto de operación es aquel en el que se cortan ambas curvas, pues es el que cumple la condición de igual corriente (o ausencia de la misma) en los dos transistores. Se muestra también la curva de transferencia de voltaje (el voltaje de salida \(V_o\) en función de la entrada \(V_i\)), donde se puede apreciar claramente que para una entrada de valor bajo se obtiene una salida de valor alto, y viceversa. Es decir, el circuito es un inversor. En esta última gráfica se muestra también el valor de la corriente en esta etapa CMOS. Cuando hay corriente en el circuito, el consumo de potencia de la etapa CMOS será: $$P_{CMOS} = V_{DD} \cdot I_D$$ Por tanto, podemos deducir que en el inversor CMOS el consumo de potencia se producirá durante el proceso de cambio de estado, es decir, en la parte transitoria del proceso de conmutación. Cuando en la entrada o en la salida de la etapa CMOS tengamos valores estacionarios (valores de voltaje bajos o altos, correspondientes a \(0\) o \(1\)), el consumo de potencia será prácticamente inexistente porque la corriente será nula en condiciones ideales.

Que el gasto energético tenga lugar en los procesos de cambio y no cuando los valores de voltaje (la información, en definitiva) son estables implica que en la tecnología CMOS la frecuencia de reloj del sistema, que marca la pauta según la cual va cambiando el estado global del sistema, y los bits en cada parte del circuito, va a ser un factor fundamental respecto al gasto energético de los microprocesadores: a mayor frecuencia de reloj, más potencia se consumirá (y en consecuencia, más se calentará el chip).